AMD 于 2026 年 5 月 21 日宣布,已开始量产代号为「Venice(威尼斯)」的新一代服务器处理器[1]。Venice 属于第 6 代 EPYC 处理器,采用台积电(TSMC)最先进的 2nm 制程制造,是业界首款在 2nm 制程上实现量产的高性能计算(HPC)产品[1]。在智能体 AI 不断普及、AI 基础设施需求持续走高的背景下,AMD 将这一进展定位为推进数据中心 CPU 路线图的重要节点[1]。
业界首款在台积电 2nm 上量产的 HPC 产品
AMD 表示,Venice 的量产正在台积电位于台湾的工厂推进,未来还计划在台积电的美国亚利桑那工厂同步量产[1]。AMD 解释称,在台湾与亚利桑那两地建立量产体系,意在强化地理上分散布局的先进制造基础[1]。
用于制造该芯片的 2nm 制程,是台积电于 2025 年第四季度投入量产的最先进制造技术[2]。除智能手机之外,该制程在 AI 与数据中心的大规模设计领域的采用也在不断扩大,而 AMD 则在其早期阶段推出了 HPC 产品[1][2]。此外,台积电已表示将把亚利桑那 2nm 量产的时间提前至 2027 年[2]。
作为第 6 代 EPYC 处理器,Venice 旨在提升云计算、企业系统、HPC 与 AI 工作负载所需的处理性能与能效[1]。
智能体 AI 提升 CPU 的重要性
AMD 认为,此次量产是在 AI 基础设施加速建设的背景下迈出的重要一步[1]。董事长兼首席执行官苏姿丰(Lisa Su)表示,在台积电 2nm 制程上量产「Venice」,是加速构建新一代 AI 基础设施的重要进展,并说明与台积电的合作支撑了产品上市的速度与规模[1]。
AMD 指出,随着 AI 的应用从训练与推理扩展到更为复杂的智能体型工作负载,CPU 的作用变得愈发重要[1]。在数据中心内部承担数据传输、网络、存储、安全以及系统整体协调任务的 CPU,正成为扩展 AI 基础设施不可或缺的存在[1]。
负责代工制造的台积电董事长兼首席执行官魏哲家(C.C. Wei)也评论称,很高兴看到 AMD 借助台积电先进的 2nm 制程技术,在新一代 EPYC 处理器上稳步推进,并表示先进制造技术与设计的结合将支撑高性能与 AI 计算[1]。
后续产品「Verano」与数据中心路线图
AMD 还表示,将把台积电的 2nm 制程推广至整个数据中心 CPU 路线图[1]。作为 Venice 后续产品的「Verano(维拉诺)」同样被定位为第 6 代 EPYC 处理器,目标是在每美元每瓦性能与能效方面取得优势[1]。AMD 称,Verano 计划面向功耗约束日益增强的工作负载,采用包括 LPDDR 内存在内的先进内存技术[1]。
AMD 与台积电的合作不仅限于 2nm 制程,还延伸至 SoIC-X 与 CoWoS-L 等先进封装技术,并应用于 AMD AI 与数据中心产品线的广泛领域[1]。
此外,根据 AMD 此前公布的数据中心路线图,Venice 采用全新架构「Zen 6」,最高支持 256 个核心[3]。此次宣布表明,这些计划已进入量产这一具体阶段[3]。
总结
AMD 已在台积电最先进的 2nm 制程上开始量产新一代 EPYC「Venice」。这是业界首款在 2nm 上量产的 HPC 产品,继台湾之后还计划在美国亚利桑那进行生产。在智能体 AI 普及、CPU 重要性不断提升的当下,包含后续产品「Verano」在内的路线图将如何展开,值得关注。
