AMD は 2026 年 5 月 21 日、次世代サーバー向けプロセッサー「Venice(ヴェニス)」の量産を開始したと発表しました[1]。第 6 世代 EPYC にあたる Venice は、TSMC(台湾積体電路製造)の最先端 2nm プロセスで製造され、HPC(高性能コンピューティング)向け製品として業界で初めて 2nm プロセスでの量産に到達したといいます[1]。エージェント型 AI の広がりで AI インフラ需要が高まるなか、AMD はデータセンター向け CPU ロードマップの実行を前進させる節目だと位置づけています[1]。
業界初、HPC 製品として TSMC 2nm で量産
AMD の発表によると、Venice の量産は台湾の TSMC 工場で進められており、将来的には TSMC の米アリゾナ工場でも量産する計画です[1]。AMD は、台湾とアリゾナの双方で量産体制を整えることが、地理的に分散した先端製造の足場を強化する狙いだと説明しています[1]。
製造を担う 2nm プロセスは、TSMC が 2025 年第 4 四半期に量産を立ち上げた最先端の製造技術です[2]。スマートフォン向けに加え、AI やデータセンター向けの大規模な設計にも採用が広がっており、AMD はその初期段階で HPC 向け製品を投入する形になります[1][2]。なお、TSMC はアリゾナでの 2nm 量産時期を 2027 年へと前倒しする方針を示しています[2]。
Venice は、第 6 世代 EPYC として、クラウドや企業システム、HPC、AI 向けの処理性能と電力効率を高めることを目指した製品です[1]。
エージェント型 AI が CPU の役割を押し上げる
AMD は今回の量産開始を、AI インフラの整備が加速するなかでの重要な一歩だとしています[1]。会長兼 CEO のリサ・スー氏は「『Venice』を TSMC の 2nm プロセスで量産することは、次世代 AI インフラの構築を加速するうえで重要な前進だ」と述べ、TSMC との連携が市場投入の速度と規模を支えていると説明しました[1]。
AMD は、AI の用途が学習や推論から、より複雑なエージェント型のワークロードへと広がるにつれ、CPU の役割がいっそう重要になると指摘しています[1]。データセンター内でのデータ移動やネットワーク、ストレージ、セキュリティ、システム全体の調整を担う CPU が、AI インフラを拡張するうえで欠かせない存在になっているという見方です[1]。
製造を受託する TSMC の会長兼 CEO である C.C. ウェイ氏も「次世代 EPYC プロセッサーで AMD が当社の先端 2nm プロセス技術を用いて着実に前進していることをうれしく思う」とコメントし、先端の製造技術と設計の組み合わせが高性能・AI コンピューティングを支えると述べています[1]。
後継「Verano」とデータセンター向けロードマップ
AMD は、TSMC の 2nm プロセスをデータセンター向け CPU ロードマップ全体へ広げる方針も示しました[1]。Venice の後継となる「Verano(ヴェラーノ)」は、同じく第 6 世代 EPYC に位置づけられ、性能あたりのコストと電力効率での優位を狙った製品です[1]。Verano では、消費電力の制約が強まるワークロードに向けて、LPDDR メモリーを含む先進的なメモリー技術を取り入れる計画だといいます[1]。
AMD と TSMC の協業は、2nm プロセスにとどまらず、SoIC-X や CoWoS-L といった先端パッケージング技術にも及び、AMD の AI・データセンター製品群の幅広い領域で用いられています[1]。
なお、AMD がこれまで公表してきたデータセンター向けロードマップでは、Venice は新アーキテクチャー「Zen 6」を採用し、最大 256 コアに対応するとされてきました[3]。今回の発表はこうした計画が量産という具体的な段階に入ったことを示すものです[3]。
まとめ
AMD は次世代 EPYC「Venice」の量産を、TSMC の最先端 2nm プロセスで開始しました。HPC 向け製品として業界初の 2nm 量産であり、台湾に続いて米アリゾナでの生産も計画されています。エージェント型 AI の普及で CPU の重要性が高まるなか、後継の「Verano」を含むロードマップが今後どう展開するかが注目されます。
