SAMSUNG 於美國加州聖塔克拉拉舉行的 Future of Memory and Storage（FMS）2026 上，一次攤開了下一代 3D 記憶體構想。重點是兩款概念模型：把 HBM 直接堆疊在 AI 加速器正上方的 zHBM，以及鎖定邊緣 AI 的高速 NAND zNAND-O。同時，堆疊層數超過 400 層的 V10 BV-NAND 也在業界首度公開。
把 HBM 疊在 AI 加速器正上方的 zHBM
目前的 HBM 都是與 AI 處理器並排配置。zHBM 打破了這項前提，將 HBM 垂直堆疊在加速器的正上方。透過在物理上縮短資料於處理器與記憶體之間移動的距離，同時拉高頻寬與電源效率。
SAMSUNG 提出的預期數字相當強勢。導入 zHBM 的下一代介面架構，效能預估約為 HBM5 的 8 倍。若再搭配下一代晶圓接合技術，記憶體密度可超過 HBM5 的 10 倍，能源效率提升 3 倍，熱阻則降低一半以上。在大容量、高頻寬的組態中，發熱會直接左右運作穩定性，因此熱阻這項數字與頻寬同樣重要。
值得留意的是，zHBM 從一開始就把客戶客製化納入前提。記憶體與 AI 加速器之間的中介層可以嵌入客戶專屬 IP。記憶體正從通用零組件，轉變為配合加速器設計量身打造的部件。
鎖定邊緣 AI 的 zNAND-O
另一款概念模型是 zNAND-O，這是以該公司 V-NAND 技術為基礎打造的高效能 NAND，目前正在開發 4 層版與 8 層版兩種規格。
它瞄準的並非資料中心，而是在終端側完成即時處理的邊緣 AI 環境。設計上同時追求單位面積效率、輸入輸出效能與低延遲，適合一邊擷取資料一邊執行推論的用途。若說 zHBM 支撐的是 AI 訓練與大規模推論，zNAND-O 就是讓 AI 在現場持續運作的部件。
V10 BV-NAND 密度提升 58%
與概念模型不同，V10 BV-NAND 是以產品形態現身的技術。它採用全新的 Bonding V-NAND 結構，堆疊層數超過 400 層，這項結構在業界屬首度公開。
關鍵在於晶圓接合技術。將其導入堆疊記憶體單元的製程後，記憶體密度較上一代 V9 提高約 58%。除了層數增加之外，讀取、寫入與輸入輸出效能也都優於上一代。
SAMSUNG 首度發表 V-NAND 是在 2013 年的 Flash Memory Summit。13 年之後，堆疊方式本身正被接合技術取代。
從 HBM4E 到 LPDDR5X-PIM 的藍圖
除了概念模型之外，展場上還陳列了 HBM4E、HBM5、LPDDR5X-PIM，以及 PM1763、BM1773 等企業級儲存產品。約 30 項技術集中展出，攤位整體以 AI 雲端伺服器的樣式打造。
在 HBM 方面，該公司表示已於 2026 年 2 月在業界率先量產採用 1c DRAM 與 4 奈米基礎裸晶的 HBM4，並在 5 月率先出貨 HBM4E 樣品。LPDDR5X-PIM 則是把在記憶體內部完成運算的 PIM（Processing In Memory）帶進 LPDDR 系列，這項組合同樣是業界首見。其思路是直接減少資料搬運的次數，藉此同時節省傳輸時間與功耗。
主題演講由快閃記憶體產品與技術負責人 Jin-Yub Lee，以及 DRAM 設計團隊專案負責人 Kyungryun Kim 共同發表。作為同時具備記憶體、晶圓代工與先進封裝能力的整合元件製造商，SAMSUNG 主打從設計到量產的一站式體系。
總結
在 FMS 2026 上，SAMSUNG 端出的是三大支柱：堆疊於 AI 加速器正上方的 zHBM、鎖定邊緣 AI 的 zNAND-O，以及 400 層以上的 V10 BV-NAND。三者都在擺脫把記憶體平面排列的思維，轉向如何往縱向堆疊與接合。HBM5 的 8 倍這個數字能否在實際產品上兌現仍有待觀察，但從記憶體端推升 AI 基礎設施效能的競爭，短期內看來不會停歇。
