SAMSUNG 在美国加州圣克拉拉举行的 Future of Memory and Storage（FMS）2026 上，集中展示了下一代 3D 内存构想。重点是两款概念模型：把 HBM 直接堆叠在 AI 加速器正上方的 zHBM，以及面向边缘 AI 的高速 NAND zNAND-O。同时，层数超过 400 层的 V10 BV-NAND 也在业界首次公开。
把 HBM 堆在 AI 加速器正上方的 zHBM
现在的 HBM 都是与 AI 处理器并排放置。zHBM 打破了这一前提，把 HBM 垂直堆叠在加速器的正上方。通过在物理上缩短数据在处理器与内存之间移动的距离，同时提升带宽和能效。
SAMSUNG 给出的预期数值相当激进。采用 zHBM 的下一代接口方案，性能预计约为 HBM5 的 8 倍。若再结合下一代晶圆键合技术，内存密度可超过 HBM5 的 10 倍，能效提升 3 倍，热阻降低一半以上。在大容量、高带宽的配置中，发热直接决定运行稳定性，因此热阻这项数字与带宽同样关键。
值得注意的是，zHBM 从一开始就考虑了按客户定制。内存与 AI 加速器之间的中间层可以嵌入客户专属 IP。内存正在从通用元件，转变为按照加速器设计量身定制的部件。
面向边缘 AI 的 zNAND-O
另一款概念模型是 zNAND-O，这是基于该公司 V-NAND 技术打造的高性能 NAND，目前正在开发 4 层版与 8 层版两种规格。
它的目标不是数据中心，而是在终端侧完成实时处理的边缘 AI 环境。设计上同时兼顾单位面积效率、输入输出性能与低延迟，适合一边采集数据一边运行推理的场景。如果说 zHBM 支撑的是 AI 训练与大规模推理，那么 zNAND-O 就是让 AI 在现场持续运转的部件。
V10 BV-NAND 密度提升 58%
与概念模型不同，V10 BV-NAND 是以产品形态亮相的技术。它采用全新的 Bonding V-NAND 结构，堆叠层数超过 400 层，这一结构在业界属首次公开。
关键在于晶圆键合技术。将其应用于堆叠存储单元的工序后，内存密度较上一代 V9 提高约 58%。除层数增加外，读取、写入与输入输出性能也均优于上一代。
SAMSUNG 首次发布 V-NAND 是在 2013 年的 Flash Memory Summit。13 年之后，堆叠方式本身正被键合技术所取代。
从 HBM4E 到 LPDDR5X-PIM 的路线图
除概念模型外，展台上还陈列了 HBM4E、HBM5、LPDDR5X-PIM，以及 PM1763、BM1773 等企业级存储产品。约 30 项技术集中展示，展台整体按照 AI 云服务器的样式打造。
在 HBM 方面，该公司表示已于 2026 年 2 月在业界率先量产采用 1c DRAM 与 4 纳米基础裸片的 HBM4，并在 5 月率先出货 HBM4E 样品。LPDDR5X-PIM 则把在内存内部完成运算的 PIM（Processing In Memory）引入 LPDDR 系列，这一组合同样属于业界首次。其思路是直接减少数据搬运的次数，从而同时节省传输时间与功耗。
主题演讲由闪存产品与技术负责人 Jin-Yub Lee 和 DRAM 设计团队项目负责人 Kyungryun Kim 共同发表。作为同时拥有内存、代工与先进封装能力的综合器件制造商，SAMSUNG 主打从设计到量产的一站式服务体系。
总结
在 FMS 2026 上，SAMSUNG 展示了三大支柱：堆叠于 AI 加速器正上方的 zHBM、面向边缘 AI 的 zNAND-O，以及 400 层以上的 V10 BV-NAND。三者都在摆脱把内存平面排列的思路，转向如何纵向堆叠与键合。HBM5 的 8 倍这一数字能否在实际产品中兑现仍有待观察，但从内存侧推动 AI 基础设施性能的竞争，短期内不会停下。
