NVIDIA 表示，已將自研的伺服器級 CPU「Vera」投入用於設計次世代 CPU 與 GPU 的 EDA（電子設計自動化）流程。該公司與以晶片設計工具聞名的 Cadence、Synopsys 合作最佳化相關應用，並稱在部分驗證環節達成最高 1.5 倍的加速[1]。目標是打造「用自家晶片打造下一代自家晶片」的循環。
即便在 GPU 主導的設計現場，仍有仰賴 CPU 的環節
現代晶片設計越是追求更先進的 CPU、GPU 與 AI 系統，複雜度就越高。在進入製造之前許久，工程師就得花上數年驗證行為、找出邊角案例，並透過數千次的反覆修改打磨設計[1]。
其中，模擬、驗證與實作環節位居半導體開發的核心。儘管 GPU 與 AI 已加速了許多設計場景，但邏輯模擬、形式驗證以及部分數位實作，至今仍高度仰賴 CPU 的效能——包括單核速度、高效率的記憶體結構與整體吞吐量[1]。
因此，CPU 架構會直接左右設計團隊驗證設計、嘗試替代方案並邁向 tapeout（將設計資料交付製造）的速度。即便在 GPU 話題更受矚目的 AI 時代設計現場，也仍有一些環節考驗著 CPU 的底層實力。
借助 Cadence 與 Synopsys 的工具達成最高 1.5 倍
NVIDIA 的初期測試聚焦於主流 EDA 應用[1]。
其一是 Cadence 的形式驗證平台「Jasper」，運用智慧證明技術與機器學習，在設計週期的早期找出並修正缺陷，藉此提升驗證效率[1]。其二是 Synopsys 的「VCS」，這是一款高效能的功能驗證方案，用於在製造前對複雜晶片設計進行模擬與驗證。測試中兩款工具都採用相同的核心數[1]。
結果顯示，兩者在所選工作負載上都達成最高 1.5 倍的效能提升[1]。NVIDIA 表示，除了基準測試數字之外，也與兩家公司在應用效能分析、軟體最佳化與系統層級調校上密切合作，以在更廣泛的流程中提升生產力[1]。不過，這些都是 NVIDIA 自家測試所提出的數值，具體的比較條件與設定尚未公開，無法保證在其他環境中同樣重現，需要留意。
將 Vera CPU 推展到整個設計流程
此次投入的 Vera CPU，將 88 個自研「Olympus」核心與高效率的 LPDDR5X 記憶體子系統，以及第二代「NVIDIA Scalable Coherent Fabric」結合在一起[1]。它面向負載沉重的設計應用，力求提供強勁的單核效能、寬廣的記憶體頻寬與穩定的低延遲。Vera 最初於 2026 年 3 月作為面向 AI 工廠的 CPU 推出，如今 NVIDIA 又把它的用武之地擴展到自家的設計現場[1]。
這些特性在「對延遲敏感的工作」與「橫跨運算叢集的大規模回歸測試」混合的工作負載中格外見效[1]。執行更快，單次驗證的耗時就會縮短；吞吐量更高，工程師便能在相同的開發週期內評估更多設計方案、完成更多驗證。在設計反覆次數直接決定產品成熟度的領域，這些差距累積起來就會拉開明顯差別。
用自家晶片打造下一代自家晶片的循環
在確定處理器的架構與微架構後，工程師會以 RTL（暫存器傳輸級）描述其大部分行為。接著，邏輯模擬、形式驗證、回歸測試與數位實作相互配合，把設計落實為可製造的矽晶片[1]。
由於這些環節彼此關聯，驗證吞吐量提升後，就更容易在早期發現問題，減少後段代價高昂的重工[1]。NVIDIA 之所以把 Vera 推展到整個設計流程，背後是「為每一類工作分配最合適算力」的思路。在 EDA 中，GPU 與 AI 加速了大量演算法，而關鍵的模擬、驗證與實作則交由高效能 CPU 承擔，兩者協同以加快整個設計週期[1]。
NVIDIA 表示，用自家 CPU 設計下一代 CPU 與 GPU，能在矽晶片設計、軟體最佳化與系統工程之間形成持續的回饋循環[1]。展望未來，公司計畫在 Vera 的基礎上，發展出搭載「Rigel」核心的次世代「Rosa CPU」[1]。相關進展也將在 2026 年 7 月 26 日至 29 日於美國加州長灘舉行的國際設計自動化會議「DAC 2026」上介紹[2]。
總結
NVIDIA 將自研 Vera CPU 投入用於設計次世代 CPU 與 GPU 的 EDA 流程，借助 Cadence 與 Synopsys 的驗證工具達成最高 1.5 倍的加速。擁有 88 個 Olympus 核心的 Vera，負責 CPU 效能吃重的形式驗證與模擬，與 GPU、AI 分工協作。目標是打造用自家晶片打造下一代晶片的循環，下一步則是基於 Rigel 核心的「Rosa CPU」。所展示的效能數值皆來自廠商，仍需等待第三方驗證。
